PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-233100

(43)Date of publication of application: 02.09.1998

(51)Int.CI.

G11C 29/00 G01R 31/28 G11C 11/22 G11C 14/00 G11C 11/401

(21)Application number: 09-036608

(71)Applicant: MATSUSHITA ELECTRON CORP

(22) Date of filing:

20.02.1997


(72)Inventor: CHATANI SHIGEO

(54) SEMICONDUCTOR MEMORY AND ITS TEST METHOD

(57) Abstract:

PROBLEM TO BE SOLVED: To give plural memory cells ranging plural cell plate lines the stress causing a disturbance phenomenon to them at a time by simultaneously selecting plural bit lines, plural word lines and plural cell plate lines and activating them.

SOLUTION: Since this memory is provided with a bit line potential supply circuit 30 capable of activating all bit lines BL0-BL3 at a time, a word line potential supply circuit 40 capable of activating all word lines WL0-WL3 at a time and a cell plate potential supply circuit 50 capable of activating all cell plate lines CP0, CP1 at a time, it can impart collectively disturbance stress to all memory cells MC1-MC8. Thereafter, by using sense amplifiers 71, 72 and performing read-out operation, a junction leakage current and a sub- threshold current of an access transistor 11 connected to a memory cell capacitor 12 are measured, and further, by applying it to a product test, a short time test becomes possible.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平10-233100

(43)公開日 平成10年(1998)9月2日


(51) Int. Cl. 4		識別記号		FΙ			
G11C	29/00	671		G110	C 29/00	671	Z
G01R	31/28				11/22		
G.11C	11/22			G 0 1 R 31/28 B			
	14/00			G11C		11/34 3 5 2 A	
	11/401					371	Α
		•		審查請求	未請求	請求項の数9	OL (全 23 頁)
(21)出願番号		特願平9-36608		(71)出願人	0000058 松下電		
(22)出顧日		平成9年(1997)			的機市幸町1番1	号	
				(72)発明者		6槻市幸町1番1	号松下電子工業株
				(74)代理人			外2名)

(54) 【発明の名称】 半導体メモリ装置及びその検査方法

(57) 【要約】

【課題】 強誘電体メモリのアクセストランジスタにおけるディスターブ現象の影響の評価又は検査を効率よく行なえるようにする。

【解決手段】 ビット線BL0にドレイン電極が接続され、ソース電極が電源線Vccに接続され、ゲート電極が制御信号のAにより制御されるビット線電位供給トランジスタ31等からなるビット線電位供給回路30と、ワード線WL0にドレイン電極が接続され、ソース電極が電源線Vccに接続され、ゲート電極が制御信号のBにより制御されるワード線電位供給トランジスタ41等からなるワード線電位供給回路40と、互いに並列に接続され、一方の共通電極が駆動信号のDにより制御され、ゲート電極が制御信号のCにより制御されるセルプレート線電位供給トランジスタ51,52等からなるセルプレート線電位供給トランジスタ51,52等からなるセルプレート線電位供給回路50とを備えている。



【特許請求の範囲】

【請求項1】 半導体基板上に形成されており、それぞ れがアクセストランジスタ及び強誘電体キャパシタより なる複数のメモリセルが行列状に設けられてなるメモリ セルアレイと、

前記メモリセルアレイの列方向に延びており、前記複数 のメモリセルにおける前記アクセストランジスタのドレ イン電極にそれぞれ接続されたビット線と、

前記メモリセルアレイの行方向に延びており、前記複数 のメモリセルにおける前記アクセストランジスタのゲー ト電極にそれぞれ接続されたワード線と、

前記メモリセルアレイの列方向に延びており、前記複数 のメモリセルにおける前配強誘電体キャパシタの反アク セストランジスタ側の電極にそれぞれ接続されたセルプ レート線と、

前記ビット線に接続され、複数のビット線の電位を所定 電位に昇圧するビット線電位昇圧手段と、

前記ワード線に接続され、複数のワード線の電位を所定 電位に昇圧するワード線電位昇圧手段と、

前記セルプレート線に接続され、複数のセルプレート線 の電位を所定電位に昇圧するセルプレート線電位昇圧手

前記複数のメモリセルのうち選択されたメモリセルに接 続されているビット線の電位を検知するビット線電位検 知手段とを備えていることを特徴とする半導体メモリ装 置。

【請求項2】 前記セルプレート線電位昇圧手段には、 **該セルプレート線電位昇圧手段が前記セルプレート線を** 昇圧する昇圧時間を変更する外部信号が入力される外部 信号入力端子が設けられていることを特徴とする請求項 1に記載の半導体メモリ装置。

【請求項3】 前記外部信号は前記所定電位と接地電位 との間を交互に変化するパルス信号であることを特徴と する請求項2に記載の半導体メモリ装置。

前記半導体基板上に形成され、前記パル 【請求項4】 ス信号を出力する発振回路をさらに備えていることを特 徴とする請求項3に記載の半導体メモリ装置。

【請求項5】 半導体基板上に形成されており、それぞ れがアクセストランジスタ及び強誘電体キャパシタより なる複数のメモリセルが行列状に設けられてなるメモリ セルアレイと、

前記メモリセルアレイの列方向に延びており、前記複数 のメモリセルにおける前記アクセストランジスタのドレ イン電極にそれぞれ接続されたビット線と、

前記メモリセルアレイの行方向に延びており、前記複数 のメモリセルにおける前記アクセストランジスタのゲー ト電極にそれぞれ接続されたワード線と、

前記メモリセルアレイの列方向に延びており、前記複数 のメモリセルにおける前記強誘電体キャパシタの反アク セストランジスタ側の雷極にそれぞれ接続されたセルプ レート線と、

前記ピット線に接続され、複数のピット線の電位を所定 電位に昇圧するビット線電位昇圧手段と、

前記ワード線に接続され、複数のワード線の電位を所定 電位に昇圧するワード線電位昇圧手段と、

前記セルプレート線に接続され、複数のセルプレート線 の電位を所定電位に昇圧するセルプレート線電位昇圧手 段と、

前記ビット線及びセルプレート線にそれぞれ接続されて 10 おり、通常の読み出し動作時にのみ活性化される第1の ダミーセルと、

前記ビット線及びセルプレート線にそれぞれ接続されて おり、スクリーニングの読み出し動作時にのみ活性化さ れる第2のダミーセルと、

前記複数のメモリセルのうちの選択されたメモリセルに 接続されているビット線の電位と、前記第2のダミーセ ルに接続され、選択された前記メモリセルに接続されて いる前記ビット線と互いに対をなすビット線の電位との 電位差を検知するビット線電位検知手段とを備えている 20 ことを特徴とする半導体メモリ装置。

【請求項6】 前記第1のダミーセル及び第2のダミー セルはそれぞれダミーセルキャパシタを有しており、前 記第2のダミーセルが有するダミーセルキャパシタの容 量は前記第1のダミーセルが有するダミーセルキャパシ タの容量よりも大きいことを特徴とする請求項5に記載 の半導体メモリ装置。

【請求項7】 半導体基板上に形成されており、それぞ れがアクセストランジスタ及び強誘電体キャパシタより なる複数のメモリセルが行列状に設けられてなるメモリ 30 セルアレイと、前記メモリセルアレイの列方向に延びて おり、前記複数のメモリセルにおける前記アクセストラ ンジスタのドレイン電極にそれぞれ接続されたビット線 と、前記メモリセルアレイの行方向に延びており、前記 複数のメモリセルにおける前記アクセストランジスタの ゲート電極にそれぞれ接続されたワード線と、前記メモ リセルアレイの列方向に延びており、前記複数のメモリ セルにおける前記強誘電体キャパシタの反アクセストラ ンジスタ側の電極にそれぞれ接続されたセルプレート線 とを備えた半導体メモリ装置の検査方法であって、

40 複数の前記ピット線と複数の前記ワード線とをそれぞれ 所定電位に昇圧した後、昇圧した複数のビット線と複数 のワード線とをそれぞれ接地電位に降圧する工程と、

複数の前記セルプレート線を所定電位に昇圧し、所定時 間経過後に昇圧した複数のセルプレート線を接地電位に 隆圧する工程と、

前記複数のメモリセルのうちの所定数のメモリセルを選 択し、該メモリセルに接続されたピット線の電位を検知 して該メモリセルを流れる電流を測定することにより該 メモリセルの良否を判定する工程とを備えていることを 50 特徴とする半導体メモリ装置の検査方法。

- 2 -

2

【請求項8】 半導体基板上に形成されており、それぞ れがアクセストランジスタ及び強誘電体キャパシタより なる複数のメモリセルが行列状に設けられてなるメモリ セルアレイと、前記メモリセルアレイの列方向に延びて おり、前記複数のメモリセルにおける前記アクセストラ ンジスタのドレイン電極にそれぞれ接続されたビット線 と、前記メモリセルアレイの行方向に延びており、前記 複数のメモリセルにおける前記アクセストランジスタの ゲート電極にそれぞれ接続されたワード線と、前記メモ リセルアレイの列方向に延びており、前記複数のメモリ セルにおける前記強誘電体キャパシタの反アクセストラ ンジスタ側の電極にそれぞれ接続されたセルプレート線 とを備えた半導体メモリ装置の検査方法であって、 複数の前記ビット線と複数の前記ワード線とをそれぞれ 所定電位に昇圧した後、昇圧した複数のビット線と複数 のワード線とをそれぞれ接地電位に降圧する工程と、 複数の前記セルプレート線に対して接地電位と所定電位

前記複数のメモリセルのうちの所定数のメモリセルを選択し、該メモリセルに接続されたビット線の電位を検知して該メモリセルを流れる電流を測定することにより該メモリセルの良否を判定する工程とを備えていることを特徴とする半導体メモリ装置の検査方法。

との間を往復するパルス信号を所定時間印加した後、前

記複数のセルプレート線を接地電位とする工程と、

【請求項9】 半導体基板上に形成されており、それぞ れがアクセストランジスタ及び強誘電体キャパシタより なる複数のメモリセルが行列状に設けられてなるメモリ セルアレイと、前記メモリセルアレイの列方向に延びて おり、前記複数のメモリセルにおける前記アクセストラ ンジスタのドレイン電極にそれぞれ接続されたビット線 と、前記メモリセルアレイの行方向に延びており、前記 複数のメモリセルにおける前配アクセストランジスタの ゲート電極にそれぞれ接続されたワード線と、前記メモ リセルアレイの列方向に延びており、前記複数のメモリ セルにおける前記強誘電体キャパシタの反アクセストラ ンジスタ側の電極にそれぞれ接続されたセルプレート線 と、前記ピット線に接続され、複数のピット線の電位を 所定電位に昇圧するビット線電位昇圧手段と、前記ワー ド線に接続され、複数のワード線の電位を所定電位に昇 圧するワード線電位昇圧手段と、前記セルプレート線に 接続され、複数のセルプレート線の電位を所定電位に昇 圧するセルプレート線電位昇圧手段と、'前記ピット線及 びセルプレート線にそれぞれ接続されており、通常の読 み出し動作時にのみ活性化される第1のダミーセルと、 前記ピット線及びセルプレート線にそれぞれ接続されて おり、スクリーニングの読み出し動作時にのみ活性化さ れ、前記第1のダミーセルに比べて容量が大きなキャパ シタを有する第2のダミーセルとを備えた半導体メモリ 装置の検査方法であって、

前記複数のメモリセルのうちの所定数のメモリセルを選

択し、該メモリセルに接続されたビット線の電位と、前 記第2のダミーセルに接続され、選択された前記メモリ セルに接続されている前記ビット線と互いに対をなすビ ット線の電位との電位差を検知する工程と、

検知された電位差に基づいて前記メモリセルの良否を判定する工程とを備えていることを特徴とする半導体メモリ装置の検査方法。

【発明の詳細な説明】

[0001]

「発明の属する技術分野」本発明は、強誘電体キャパシタを有する半導体メモリ装置に関し、特に、メモリセルの検査を効率よく行なえる半導体メモリ装置及びその検査方法に関する。

[0002]

【従来の技術】半導体メモリ装置においては、主に、半 導体装置内に形成されるメモリセルキャパシタに電荷を 蓄積し、その電荷の有無によりデータを記憶する方式が 用いられている。これを、一般にダイナミックランダム アクセス方式メモリ、略してDRAMと呼んでいる。こ のメモリセルキャパシタは、一般的には、シリコン酸化 膜を容量絶縁膜として用いている。

【0003】近年、このメモリセルキャパシタの容量絶 緑膜に強誘電体材料を用い、記憶データの不揮発性を実 現しようとする半導体メモリ装置が開発されている。

【0004】以下、メモリセルキャパシタの容量絶縁膜 に強誘電体薄膜を用いた従来の半導体メモリ装置を図面 を参照しながら説明する。

【0005】図13は従来の半導体メモリ装置を示す回路図である。図13において、10は複数のメモリセル MC1, MC2, …, MC8が行列状に配置されてなるメモリセルアレイである。メモリセルMC1は、MISFETよりなるアクセストランジスタ11と、該アクセストランジスタ11のソース電極と一方の電極とが接続され強誘電体よりなるメモリセルキャパシタ12とから構成されており、その接続点がメモリセル11の電荷をデータとして蓄積するストレージノード13となる。他の7つのメモリセルMC2~MC8も同様の構成である。

【0006】メモリセルMC1におけるアクセストランジスタ11のゲート電極は、行方向に位置するメモリセルを選択するワード線WL0に接続されている。同様に、メモリセルMC3のアクセストランジスタ11のゲート電極はワード線WL0に接続され、メモリセルMC2,MC4のアクセストランジスタ11の各ゲート電極はワード線WL1にそれぞれ接続され、メモリセルMC5,MC7のアクセストランジスタ11の各ゲート電極はワード線WL2にそれぞれ接続され、メモリセルMC6,MC8のアクセストランジスタ11の各ゲート電極はワード線WL2にそれぞれ接続され、ワード線WL0 ~WL3はワード線選択回路91にそれぞれ接続されて

いる。

【0007】メモリセルMC1におけるアクセストランジスタ11のドレイン電極は、列方向に位置するメモリセルを選択するビット線BL0に接続されている。同様に、メモリセルMC5のアクセストランジスタ11のドレイン電極はビット線BL0に接続され、メモリセルMC2,MC6のアクセストランジスタ11の各ドレイン電極はビット線BL1にそれぞれ接続され、メモリセルMC3,MC7のアクセストランジスタ11の各ドレイン電極はビット線BL2にそれぞれ接続され、メモリセルMC4,MC8のアクセストランジスタ11の各ドレイン電極はビット線BL3にそれぞれ接続されている。

【0008】メモリセルMC1におけるメモリセルキャパシタ12の反ストレージノード側の電極は、列方向に位置するメモリセルを選択するセルプレート線CP0に接続されている。同様に、メモリセルMC2、MC5、MC6のメモリセルキャパシタ12の反ストレージノード側の電極はセルプレート線CP0にそれぞれ接続され、メモリセルMC3、MC4、MC7、MC8のメモリセルキャパシタ12の反ストレージノード側の電極はセルプレート線CP1にそれぞれ接続され、セルプレート線CP0、CP1はセルプレート線選択回路92にそれぞれ接続されている。

【0009】ダミーセル回路20における、メモリセル MC2の読み出しデータのリファレンスデータを保持す るダミーセルDC1は、MISFETよりなるアクセス トランジスタ21と、該アクセストランジスタ21のソ 一ス電極と一方の電極とが接続され強誘電体よりなるダ ミーセルキャパシタ22と、MISFETよりなり、ア クセストランジスタ21のソース電極とそのドレイン電 極とが接続され、そのソース電極が接地されたリセット トランジスタ23とから構成されており、アクセストラ ンジスタ21のソース電極とダミーセルキャパシタ22 との接続点がダミーセルDC1のリファレンスデータを ・蓄積するストレージノード24となる。ダミーセル回路 20における、メモリセルMC1の読み出しデータのリ ファレンスデータを保持するダミーセルDC2は、MI SFETよりなるアクセストランジスタ25と、餃アク セストランジスタ25のソース電極と一方の電極が接続 され強誘電体よりなるダミーセルキャパシタ26と、M ISFETよりなり、アクセストランジスタ25のソー ス電極とそのドレイン電極とが接続され、そのソース電 概が接地されたリセットトランジスタ27とから構成さ れており、アクセストランジスタ25のソース電極とダ ミーセルキャパシタ26との接続点がダミーセルDC2 のリファレンスデータを蓄積するストレージノード28 となる。他の2つのダミーセルDC3, DC4も同様の 構成である。

【0010】 ダミーセルDC1 におけるアクセストラン ジスタ21のゲート電極は、ダミーワード線DWL1に 接続されている。同様に、ダミーセルDC3のアクセストランジスタのゲート電極はダミーワード線DWL1に接続され、ダミーセルDC2, DC4のアクセストランジスタの各ゲート電極はダミーワード線DWL0にそれぞれ接続され、ダミーワード線DWL0, DWL1はダミーワード線選択回路93にそれぞれ接続されている。【0011】ダミーセルDC1におけるアクセストランジスタ21のドレイン電極はビット線BL0に接続されている。なお、ダミーセルは1本のビット線に1つの割10合で接続されている。同様に、ダミーセルDC2のアクセストランジスタ25のドレイン電極はビット線BL1に接続され、ダミーセルDC3のアクセストランジスタ

6

【0012】ダミーセルDC1におけるダミーセルキャパシタ22の反ストレージノード側の電極は、セルプレート線CP0に接続されている。同様に、ダミーセルDC2のダミーセルキャパシタ26の反ストレージノードの電極はセルプレート線CP0に接続され、ダミーセルDC3、DC4のダミーセルキャパシタの反ストレージノード側の電極はセルプレート線CP1にそれぞれ接続されている。

のドレイン電極はビット線BL2に接続され、ダミーセ

ルDC4のアクセストランジスタのドレイン電極はビッ

ト線BL3に接続されている。

【0013】ダミーセルDC1におけるリセットトランジスタ22のゲート電極はダミーセルリセット制御信号 φQにより制御される。ダミーセルDC2~DC4のアクセストランジスタのゲート電極も同様である。

【0014】互いに対をなすビット線BL0, BL1は、MISFETよりなりビット線プリチャージ制御信30号のPがゲート電極に入力されるスイッチトランジスタ61,62を介して接地され、また、ビット線BL0, BL1には、読み出し動作時にビット線BL0, BL1に生じる電位差を検知して増幅するセンスアンプ71が接続されている。同様に、互いに対をなすビット線BL2, BL3は、MISFETよりなりビット線プリチャージ制御信号のPがゲート電極に入力されるスイッチトランジスタ63,64を介して接地され、また、ビット線BL2, BL3には、読み出し動作時にビット線BL2, BL3に生じる電位差を検知して増幅するセンスアンプ72が接続されている。

【0015】センスアンプ71には酸センスアンプ71を制御するセンスアンプ制御信号のS1が入力され、センスアンプ72には酸センスアンプ72を制御するセンスアンプ制御信号のS2が入力される。

【0016】ここで、従来の半導体メモリ装置の動作の 概略を説明する。例えば、ワード線WL0を論理電圧" H"に選移させると、メモリセルMC1のアクセストラ ンジスタ11がON状態となり、メモリセルキャパシタ 12が保持するデータがビット線BL0に流入する。こ 50 の流入した電流を読み出すには、ダミーワード線DWL 7.

0を論理電圧"H"に遷移させてダミーセルDC2のアクセストランジスタ25をON状態とし、ダミーセルキャパシタ26が保持するデータをビット線BL1に取り出す。このときのビット線BL0とビット線BL1とのビット線間の電位差をセンスアンプ71で増幅することにより出力データを得る。

【0017】逆に、メモリセルMC2が選択された場合には、ダミーセルDC1が選択され、ピット線BL0とピット線BL1との間で増幅処理を行なう。ダミーセルDC1のリセットトランジスタ23はダミーセルDC1が選択された後に、次の読み出し動作に備えてダミーセルDC1の電荷の状態を初期化する働きをする。

【0018】以下、前記のように構成された強誘電体メモリ装置の詳細な動作を図面を参照しながら説明する。図14は従来の半導体メモリ装置のメモリセルのデータの読み出し動作を説明するための強誘電体のヒステリシス曲線を表わしている。図15は従来の半導体メモリ装置の動作タイミングを示すタイミングチャートである。図14に示すように、容量絶縁膜に強誘電体材料を用いたキャパシタは、該キャパシタの両端子間の電位差が0の時でも点B又は点Eのように残留電荷(=分極)を有している。このように、電源をオフにした後にも強誘電体キャパシタに残る残留電荷(=分極)を不揮発性のデータとして利用することにより、不揮発性の半導体メモリ装置を実現している。

【0019】図14に示すように、例えば、メモリセル MC1が保持するデータが"1"の場合には、メモリセルキャパシタ12の電荷は点Bの状態にある。逆に、メモリセルMC1のデータが"0"の場合には、メモリセルキャパシタ12の電荷は点Eの状態にある。一方、ダミーセルDC2のダミーセルキャパシタ26の電荷は、後述する初期化動作により点Fの状態にある。

【0020】初期状態では、ビット線BL0~BL3、ワード線WL0~WL3、ダミーワード線DWL0, DWL1、セルプレート線CP0, CP1、ダミーセルリセット制御信号のQ及びセンスアンプ制御信号のS1, ゆS2はそれぞれ論理電圧"L"に設定され、ビット線プリチャージ制御信号のPは論理電圧"H"に設定されている。

【0021】読み出し動作を説明する。

【0022】図15に示すように、まず、ビット線プリチャージ制御信号のPを論理電圧"L"に遷移させて、ビット線BL0~BL3をそれぞれフローティング状態とする。次に、ワード線選択回路91がワード線WL0を論理電圧"H"に、ダミーワード線選択回路93がダミーワード線DWL0を論理電圧"H"に、セルプレート線選択回路92がセルプレート線CP0を論理電圧"H"にそれぞれ遷移させると共に、その他の、ワード線、ダミーワード線及びセルプレート線を論理電圧"L"に遷移させてメモリセルMC1のアクセストランジ

8

スタ11とダミーセルDC2のアクセストランジスタ25とをON状態とする。これにより、メモリセルMC1のメモリセルキャパシタ12とダミーセルDC2のダミーセルキャパシタ26とに電圧が印加され、メモリセルMC1からビット線BL0に、ダミーセルDC2からビット線BL1にそれぞれデータが読み出される。このとき、ビット線BL0とビット線BL1とに生じる電位差について図14を用いて説明する。図14に示す線L1、L2、L3はビット線BL0、BL1の寄生容量値で決まる傾きを持つ線である。容量値が小さくなると傾きの絶対値は小さくなる。

【0023】メモリセルMC1から読み出されるデータ が"1"の場合には、ビット線BL0にはメモリセルキ ャパシタ12からデータが読み出され、点Bの状態から 点Gに遷移する。点Gはメモリセルキャパシタ12に電 圧が印加されたときの点Bから点Dに向かうヒステリシ ス曲線と、ワード線WLO及びセルプレート線CPOの 論理電圧を"H"に印加したときのビット線BL0及び セルプレート線CPO間に生じる電位差分だけ点Bから 20 横軸上を移動した点Hを通る線L1との交点である。同 様に、ビット線BL1にはダミーセルキャパシタ26か らデータが読み出され、点下の状態から点」の状態とな る。点」はダミーセルキャパシタ26に電圧が印加され たときの点Fから点Dに向かうヒステリシス曲線と、ダ ミーワード線DWL 0及びセルプレート線CP 0の論理 電圧を"H"に印加したときのビット線BL1及びセル プレート線CP0間に生じる電位差分だけ点Fから横軸 上を移動した点Kを通る線L2との交点である。このと き、ビット線BL0とビット線BL1とに生じる電位差 30 は点Gと点Jの電圧の差ΔVHとなる。

【0024】また、メモリセルMC1から読み出されるデータが"0"の場合には、ビット線BL0は点Eの状態から点Lの状態となる。点Lはメモリセルキャパシタ12に電圧が印加されたときの点Eから点Dに向かうヒステリシス曲線と、ワード線WL0及びセルプレート線CP0の論理電圧を"H"に印加したときのビット線BL0及びセルプレート線CP0間に生じる電位差分だけ点Eから横軸上を移動した点Mを通る線L3との交点である。ビット線BL1の状態は、データ"1"を読み出りまると同様に点Jとなる。このとき、ビット線BL0とビット線BL1とに生じる電位差は点Lと点Jとの電圧の差ΔVLとなる。

【0025】その後、センスアンプ制御信号のS1を論理電圧"H"に設定して、ビット線BL0とビット線BL1とに現われた電位差をセンスアンプ71を用いて増幅し増幅された信号を読み出しデータとして出力回路に送出する。データ"1"を読み出したときのビット線対の電位差をセンスアンプ71で増幅すると、ビット線BL0の状態は点Gから点Nに遷移し、ビット線BL1の状態は点Jから点Dに遷移する。

【0026】次に、ダミーセルDC2の初期化動作とデータの再書き込み動作とを説明する。まず、ダミーワード線選択回路93がダミーワード線DWL0を論理電圧"L"に遷移させ、ダミーセルリセット制御信号のQが論理電圧"H"に設定される。このときのビット線BL1の電位は変化せず、ダミーセルDC1のダミーセルキャパシタ26のストレージノード28も点Dの状態のままである。

【0027】次に、セルプレート線選択回路92がセルプレート線CP0を論理電圧"L"に遷移させると、ビット線BL0は点Nから点Aの状態となり、ダミーセルキャパシタ26のストレージノード28は点Dから点Fに遷移する。

【0028】次に、ダミーセルリセット制御信号のQとセンスアンプ制御信号のS1とを論理電圧"L"に設定し、ビット線プリチャージ制御信号のPを論理電圧"H"に設定すると、ビット線BL0の電位は接地電位となり、ビット線BL0は点Aから点Bに遷移する。続いて、ワード線選択回路91がワード線WL0を論理電圧"L"に印加すると、メモリセルMC1のメモリセルキャパシタ12とダミーセルDC2のダミーセルキャパシタ26とが初期状態に戻る。

【0029】一方、データ"0"が読み出されたときのビット線対BL0,BL1の電位差をセンスアンプ71を用いて増幅すると、ビット線BL0の状態は点しから点Dに遷移し、ビット線BL1の状態は点」から点Fになる。

【0030】次に、ダミーセルDC2の初期化動作とデ ータの再書き込み動作を説明する。まず、ダミーワード 線選択回路93がダミーワード線DWL0を論理電圧" L"に遷移させ、ダミーセルリセット制御信号 ø Q を論 理電圧"H"に設定すると、ビット線BL1の電位は変 化しないが、ダミーセルキャパシタ26のストレージノ ード28は点Dの状態に遷移する。次に、セルプレート 線選択回路92がセルプレート線CP0を論理電圧" L"に遷移させると、ビット線BL0は点Dから点Eの 状態に遷移し、ダミーセルキャパシタ26のストレージ ノード28は点Dから点Fの状態に遷移する。次に、ダ φS1とを論理電圧"L"に設定し、ビット線プリチャ ージ制御信号 o P を論理電圧"H"に設定すると、ビッ ト線BL0は接地電位のままであり、続いて、ワード線 選択回路91がワード線WL0を論理電圧"L"に遷移 させると、メモリセルMC1のメモリセルキャパシタ1 2とダミーセルMC2のダミーセルキャパシタ26とが 初期状態に戻る。

[0031]

【発明が解決しようとする課題】しかしながら、前記従来の半導体メモリ装置は、例えば、メモリセルキャパシタ12のストレージノード13と接続されているアクセ

ストランジスタ11の拡散層のジャンクションリーク電流やアクセストランジスタ11のサブスレッショルド電流が大きい場合に、メモリセルキャパシタ12の残留電荷がセルブレート線CP0を共有する他のメモリセルの読み出し動作又は書き込み動作を繰り返すうちに次第に減少していく現象であるディスターブ現象の影響を短時間に精度よく測定することができないという問題を有している。

【0032】図16を用いてディスタープ現象が発生し 10 た後のデータの読み出し動作を説明する。いま、メモリ セルMC1とダミーセルDC2が選択状態にあるとする と、セルプレート線CPOは論理電圧"H"となる。こ のとき、セルプレート線CPOを共有する他のメモリセ ルMC2、MC5、MC6は、そのワード線WL1、W L2及びWL3が論理電圧"L"を印加されているた め、非選択状態であり、各アクセストランジスタ11は OFF状態であるが、セルプレート線CPOが論理電 圧"H"に印加されているため、各メモリセルキャパシ タ12のストレージノード13は論理電圧"H"とな 20 る。このとき、図16に示すように、拡散層に大きなジ ャンクションリーク電流やアクセストランジスタ11に サプスレッショルド電流が存在すると、拡散層の電位は リーク電流によって次第に低下し、データ"1"の初期 の記憶状態である点Bからセルプレート線CPOが論理 電圧"H"に印加されている間に拡散層の電位が降下す る点である点B1に遷移する。その後、セルプレート線 CP 0が論理電圧"L"に降圧されるとメモリセルセル キャパシタ11の状態は点B1から点B2に遷移する。 この動作が繰り返され、さらに、点B3、点B4、点B 30 5、・・・、点Bnと変化していく。

【0033】この後の読み出し動作では、点Bnから点 Dに向かうヒステリシス曲線とピット線の容量を傾きに 持つ線とからピット線の電位が決定されるため、ディス ターブ現象の影響の大小は読み出し時のピット線電圧の 高低となって現われ、極端な場合にはデータが消滅して しまう。ランダムアクセスメモリの場合には、セルプレ ート線を共有する他のメモリセルからの読み出しや、他 のメモリセルへの書き込みの回数に制限はなく、製品と してデータの保持を保証する期間内においてはデータの が減があってはならない。

【0034】さらに、アクセストランジスタ11のジャンクションリーク電流やサブスレッショルド電流が大きな製品を検査又は選別するときに長時間の検査を必要とするため、検査コストの増大を招くという問題を有している。すなわち、通常、セルプレート線CP0, CP1はセルプレート線選択回路92により、1セルプレートずつ選択されるため、セルプレート線CP0, CP1が駆動されることによるディスターブ現象の影響の検査は1セルプレート線ずつしか行なえない。また、ワード線50WL0等についても、ワード線選択回路91により、読

み出し動作又は書き込み動作では多数のうちのいずれか 1本のワード線が選択状態となるため、ディスタープ現 象の影響の検査は、選択状態にあるワード線を代え最低 でも2回は行なわれなければならない。従って、検査中 にストレスを付与する時間Lは、ストレスのサイクルタ イムをt(s)、付与するディスタープの回数をk回、 セルプレート線の数をn本とすると、

 $L(s) = t \cdot k \cdot n \cdot 2$ となる。

【0035】ここで、t=100ns、 $k=1\times10$ 10回、n=1024の場合について計算してみると、 $L=2.048\times10^6$ s=約569時間もの長時間となってしまう。

【0036】本発明は、前記の問題に鑑み、ディスタープ現象の影響の評価又は検査を効率よく行なえるようにすることを目的とする。

[0037]

【課題を解決するための手段】前記の目的を達成するため、本発明は、複数のビット線を同時に選択して活性化する第1の手段、複数のワード線を同時に選択して活性化する第2の手段及び複数のセルプレート線を同時に選択して活性化する第3の手段を備える構成とするものである。

【0038】具体的に請求項1の発明が講じた解決手段 は、半導体メモリ装置を、半導体基板上に形成されてお り、それぞれがアクセストランジスタ及び強誘電体キャ パシタよりなる複数のメモリセルが行列状に設けられて なるメモリセルアレイと、前記メモリセルアレイの列方 向に延びており、前記複数のメモリセルにおける前記ア クセストランジスタのドレイン電極にそれぞれ接続され たビット線と、前記メモリセルアレイの行方向に延びて おり、前記複数のメモリセルにおける前配アクセストラ ンジスタのゲート電極にそれぞれ接続されたワード線 と、前記メモリセルアレイの列方向に延びており、前記 複数のメモリセルにおける前記強誘電体キャパシタの反 アクセストランジスタ側の電極にそれぞれ接続されたセ ルプレート線と、前記ビット線に接続され、複数のビッ ト線の電位を所定電位に昇圧するビット線電位昇圧手段 と、前記ワード線に接続され、複数のワード線の電位を 所定電位に昇圧するワード線電位昇圧手段と、前記セル プレート線に接続され、複数のセルプレート線の電位を 所定電位に昇圧するセルプレート線電位昇圧手段と、前 記複数のメモリセルのうち選択されたメモリセルに接続 されているビット線の電位を検知するビット線電位検知 手段とを備えている構成とするものである。

【0039】請求項1の構成により、ビット線に接続され、複数のビット線の電位を所定電位に昇圧するビット線電位昇圧手段と、ワード線に接続され、複数のワード線の電位を所定電位に昇圧するワード線電位昇圧手段と、セルブレート線に接続され、複数のセルブレート線

12

の電位を所定電位に昇圧するセルプレート線電位昇圧手段とを備えているため、通常の読み出し動作又は書き込み動作において選択される数よりも多いメモリセルを一度に選択状態としてデータの書き込みを行ない、さらに、通常の読み出し動作又は書き込み動作において選択される数よりも多いセルプレート線を適当な時間にわたって所定電圧に固定することができるので、複数のセルプレート線にわたる複数のメモリセルに一度にディスタープ現象を生じさせるストレスを付与することができ

【0040】請求項2の発明は、請求項1の構成に、前 記セルプレート線電位昇圧手段には、該セルプレート線 電位昇圧手段が前記セルプレート線を昇圧する昇圧時間 を変更する外部信号が入力される外部信号入力端子が設 けられている構成を付加するものである。

【0041】請求項3の発明は、請求項1の構成に、前 記外部信号は前記所定電位と接地電位との間を交互に変 化するパルス信号である構成を付加するものである。

【0042】請求項4の発明は、請求項3の構成に、前 別 記半導体基板上に形成され、前記パルス信号を出力する 発援回路をさらに備えている構成を付加するものであ る。

【0043】請求項5の発明が講じた解決手段は、半導 体メモリ装置を、それぞれがアクセストランジスタ及び 強誘電体キャパシタよりなる複数のメモリセルが行列状 に設けられてなるメモリセルアレイと、前記メモリセル アレイの列方向に延びており、前記複数のメモリセルに おける前記アクセストランジスタのドレイン電極にそれ ぞれ接続されたビット線と、前記メモリセルアレイの行 方向に延びており、前記複数のメモリセルにおける前記 アクセストランジスタのゲート電極にそれぞれ接続され たワード線と、前記メモリセルアレイの列方向に延びて おり、前記複数のメモリセルにおける前記強誘電体キャ パシタの反アクセストランジスタ側の電極にそれぞれ接 続されたセルブレート線と、前記ピット線に接続され、 複数のビット線の電位を所定電位に昇圧するビット線電 位昇圧手段と、前記ワード線に接続され、複数のワード 線の電位を所定電位に昇圧するワード線電位昇圧手段 と、前記セルプレート線に接続され、複数のセルプレー 40 ト線の電位を所定電位に昇圧するセルプレート線電位昇 圧手段と、前記ビット線及びセルプレート線にそれぞれ 接続されており、通常の読み出し動作時にのみ活性化さ れる第1のダミーセルと、前記ビット線及びセルプレー ト線にそれぞれ接続されており、スクリーニングの読み 出し動作時にのみ活性化される第2のダミーセルと、前 記複数のメモリセルのうちの選択されたメモリセルに接 続されているビット線の電位と、前記第2のダミーセル に接続され、選択された前記メモリセルに接続されてい る前記ビット線と互いに対をなすビット線の電位との電 50 位差を検知するビット線電位検知手段とを備えている構

成とするものである。

【0044】請求項5の構成により、ピット線に接続さ れ、複数のビット線の電位を所定電位に昇圧するビット 線電位昇圧手段と、ワード線に接続され、複数のワード 線の電位を所定電位に昇圧するワード線電位昇圧手段 と、セルプレート線に接続され、複数のセルプレート線 の電位を所定電位に昇圧するセルプレート線電位昇圧手 段と、ビット線及びセルプレート線にそれぞれ接続され ており、スクリーニングの読み出し動作時にのみ活性化 される複数の第2のダミーセルとを備えているため、通 常の読み出し動作又は書き込み動作において選択される 数よりも多いメモリセルを一度に選択状態としてデータ の書き込みを行ない、その後、通常の読み出し動作又は 書き込み動作において選択される数よりも多いセルプレ ート線を適当な時間にわたって所定電圧に固定すること ができるので、複数のセルプレート線にわたる複数のメ モリセルに一度にディスターブ現象を生じさせるストレ スを印加することができる。さらに、スクリーニングの 読み出し動作時にのみ活性化される第2のダミーセルを 備えているため、ストレス付与後の読み出し動作時に動 作マージンを考慮した検査が可能となる。

13

【0045】請求項6の発明は、請求項5の構成に、前 記第1のダミーセル及び第2のダミーセルはそれぞれダ ミーセルキャパシタを有しており、前配第2のダミーセ ルが有するダミーセルキャパシタの容量は前配第1のダ ミーセルが有するダミーセルキャパシタの容量よりも大 きい構成を付加するものである。

【0046】請求項7の発明が講じた解決手段は、半導 体メモリ装置の検査方法を、半導体基板上に形成されて おり、それぞれがアクセストランジスタ及び強誘電体キ ャパシタよりなる複数のメモリセルが行列状に設けられ てなるメモリセルアレイと、前記メモリセルアレイの列 方向に延びており、前記複数のメモリセルにおける前記 アクセストランジスタのドレイン電極にそれぞれ接続さ れたビット線と、前記メモリセルアレイの行方向に延び ており、前記複数のメモリセルにおける前記アクセスト ランジスタのゲート電極にそれぞれ接続されたワード線 と、前記メモリセルアレイの列方向に延びており、前記 複数のメモリセルにおける前記強誘電体キャパシタの反 アクセストランジスタ側の電極にそれぞれ接続されたセ ルプレート線とを備えた半導体メモリ装置の検査方法を 対象とし、複数の前記ピット線と複数の前記ワード線と をそれぞれ所定電位に昇圧した後、昇圧した複数のビッ ト線と複数のワード線とをそれぞれ接地電位に降圧する て程と、複数の前記セルプレート線を所定館位に昇圧 し、所定時間経過後に昇圧した複数のセルプレート線を 接地館位に降圧する工程と、前配複数のメモリセルのう ちの所定数のメモリセルを選択し、該メモリセルに接続 されたピット線の電位を検知して該メモリセルを流れる 電流を測定することにより該メモリセルの良否を判定す 14

る工程とを備えている構成とするものである。

【0047】請求項7の構成により、複数のビット線と 複数のワード線とをそれぞれ所定電位に昇圧した後、該 複数のビット線と該複数のワード線とを接地電位に降圧 する工程と、複数のセルプレート線を所定電位に昇圧 し、所定時間経過後に昇圧した複数のセルプレート線を 接地電位に降圧する工程とを備えているため、複数のセ ルプレート線にわたる複数のメモリセルに一度にディス タープ現象の加速的なストレスを印加し、その影響を短 10時間に評価することができる。

【0048】請求項8の発明が講じた解決手段は、半導 体メモリ装置の検査方法を、半導体基板上に形成されて おり、それぞれがアクセストランジスタ及び強誘電体キ ャパシタよりなる複数のメモリセルが行列状に設けられ てなるメモリセルアレイと、前記メモリセルアレイの列 方向に延びており、前記複数のメモリセルにおける前記 アクセストランジスタのドレイン電極にそれぞれ接続さ れたビット線と、前記メモリセルアレイの行方向に延び ており、前記複数のメモリセルにおける前記アクセスト 20 ランジスタのゲート電極にそれぞれ接続されたワード線 と、前記メモリセルアレイの列方向に延びており、前記 複数のメモリセルにおける前記強誘電体キャパシタの反 アクセストランジスタ側の電極にそれぞれ接続されたセ ルプレート線とを備えた半導体メモリ装置の検査方法を 対象とし、複数の前記ビット線と複数の前記ワード線と をそれぞれ所定電位に昇圧した後、昇圧した複数のビッ ト線と複数のワード線とをそれぞれ接地電位に降圧する 工程と、複数の前記セルプレート線に対して接地電位と 所定電位との間を往復するパルス信号を所定時間印加し 30 た後、前記複数のセルプレート線を接地電位とする工程 と、前記複数のメモリセルのうちの所定数のメモリセル を選択し、該メモリセルに接続されたビット線の電位を 検知して該メモリセルを流れる電流を測定することによ り該メモリセルの良否を判定する工程とを備えている構 成とするものである。

【0049】請求項8の構成により、複数のビット線と 複数のワード線とをそれぞれ所定電位に昇圧した後、該 複数のビット線と該複数のワード線とを接地電位に降圧 する工程と、複数のセルプレート線に対して接地電位と が定電位との間を往復するパルス信号を所定時間印加し た後、複数のセルプレート線を接地電位とする工程とを 備えているため、通常の読み出し動作又は書き込み動作 において選択される数よりも多いセルプレート線に適当 な回数だけ、所定電圧をパルスとして印加し、複数のセ ルプレート線にわたる複数のメモリセルに一度にディス ターブ現象と等価なストレスを付与することができる。 【0050】請求項9の発明が講じた解決手段は、半導

体メモリ装置の検査方法を、半導体基板上に形成されており、それぞれがアクセストランジスタ及び強誘電体キ50 ャバシタよりなる複数のメモリセルが行列状に設けられ

て、P型MISFETよりなり、ビット線BL0にドレイン電極が接続され、そのソース電極が電源線Vccに接続され、ゲート電極がビット線電位供給トランジスタ制御信号のAにより制御されるビット線電位供給トランジスタ31と、ビット線BL1にドレイン電極が接続さ

16

スタ31と、ピット線BL1にトレイン電極が投続され、ソース電極が電源線Vccに接続され、ゲート電極がビット線電位供給トランジスタ制御信号のAにより制御されるビット線電位供給トランジスタ32と、ビット線BL2にドレイン電極が接続され、ソース電極が電源線

BL2にドレイン電極の接続され、ソース電極の電源線 10 Vccに接続され、ゲート電極がビット線電位供給トランジスタ制御信号のAにより制御されるビット線電位供給トランジスタ33と、ビット線BL3にドレイン電極が接続され、ソース電極が電源線Vccに接続され、ゲート電極がビット線電位供給トランジスタ制御信号のAにより制御されるビット線電位供給トランジスタ34とから機成されている。

【0054】40はワード線電位昇圧手段としてのワー ド線電位供給回路であって、P型MISFETよりな り、ワード線WL0にドレイン電極が接続され、ソース 電極が電源線Vccに接続され、ゲート電極がワード線電 位供給トランジスタ制御信号のBにより制御されるワー ド線電位供給トランジスタ41と、ワード線WL1にド レイン電極が接続され、ソース電極が電源線Vccに接続 され、ゲート電極がワード線電位供給トランジスタ制御 信号のBにより制御されるワード線電位供給トランジス タ42と、ワード線WL2にドレイン電極が接続され、 ソース電極が電源線Vccに接続され、ゲート電極がワー ド線電位供給トランジスタ制御信号のBにより制御され るワード線電位供給トランジスタ43と、ワード線WL 3にドレイン電極が接続され、ソース電極が電源線Vcc に接続され、ゲート電極がワード線電位供給トランジス 夕制御信号

のBにより制御されるワード線電位供給トラ ンジスタ44とから構成されている。

【0055】50はセルプレート線電位昇圧手段として のセルプレート線電位供給回路であって、P型MISF ETとN型MISFETとが互いに並列に接続され、一 方の共通電極がセルプレート線CPOに接続され、他方 の共通電極が外部信号としてのセルプレート線駆動信号 φDにより制御され、ゲート電極がセルプレート線電位 40 供給トランジスタ制御信号 o Cにより制御されるセルブ レート線電位供給トランジスタ51,52と、P型MI SFETとN型MISFETが互いに並列に接続され、 一方の共通電極がセルプレート線CP1に接続され、他 方の共通電極がセルプレート線駆動信号のDにより制御 され、ゲート電極がセルプレート線電位供給トランジス 夕制御信号のCにより制御されるセルプレート線電位供 給トランジスタ53,54と、セルプレート線電位供給 トランジスタ制御信号 の C を反転するインバータ 5 5 と から構成されている。

てなるメモリセルアレイと、前記メモリセルアレイの列 方向に延びており、前記複数のメモリセルにおける前記 アクセストランジスタのドレイン電極にそれぞれ接続さ れたビット線と、前記メモリセルアレイの行方向に延び ており、前記複数のメモリセルにおける前記アクセスト ランジスタのゲート電極にそれぞれ接続されたワード線 と、前記メモリセルアレイの列方向に延びており、前記 複数のメモリセルにおける前配強誘電体キャパシタの反 アクセストランジスタ側の電極にそれぞれ接続されたセ ルプレート線と、前記ビット線に接続され、複数のビッ ト線の電位を所定電位に昇圧するビット線電位昇圧手段 と、前記ワード線に接続され、複数のワード線の電位を 所定電位に昇圧するワード線電位昇圧手段と、前配セル プレート線に接続され、複数のセルプレート線の電位を 所定電位に昇圧するセルプレート線電位昇圧手段と、前 記ピット線及びセルプレート線にそれぞれ接続されてお り、通常の読み出し動作時にのみ活性化される第1のダ ミーセルと、前記ビット線及びセルプレート線にそれぞ れ接続されており、スクリーニングの読み出し動作時に のみ活性化され、前記第1のダミーセルに比べて容量が 大きなキャパシタを有する第2のダミーセルとを備えた 半導体メモリ装置の検査方法を対象とし、前配複数のメ モリセルのうちの所定数のメモリセルを選択し、該メモ リセルに接続されたビット線の電位と、前記第2のダミ ーセルに接続され、選択された前記メモリセルに接続さ れている前記ビット線と互いに対をなすビット線の電位 との電位差を検知する工程と、検知された電位差に基づ いて前記メモリセルの良否を判定する工程とを備えてい る構成とするものである。

【0051】請求項9の構成により、複数のメモリセルのうちの所定数のメモリセルを選択し、該メモリセルに接続されたビット線の電位と、スクリーニング専用の第2のダミーセルに接続され、選択された前記メモリセルに接続されているビット線と互いに対をなすビット線の電位との電位差を検知する工程と、この検知された電位差に基づいてメモリセルの良否を判定する工程とを備えているため、複数のセルプレート線にわたる複数のメモリセルに一度にディスタープ現象の加速的なストレスを印加し、その影響を短時間に評価することができる。さらに、第2のダミーセルのセル容量を大きくすることにより、動作マージンを大きくすることができる。

[0052]

【発明の実施の形態】本発明の第1の実施形態を図面を 参照しながら説明する。

【0053】図1は本発明の第1の実施形態に係る強誘 電体キャパシタを有する半導体メモリ装置の回路図であ る。図1において、図13に示した従来の半導体メモリ 装置の回路図における構成要素と同一の構成要素には同 一の符号を付すことにより説明を省略する。30はビッ ト線電位昇圧手段としてのビット線電位供給回路であっ D、φP、φS1、φS2及びφQは、通常は半導体メモリ装置の内部で別の基準信号から発生させるが、ポンディングパッドを通して半導体メモリ装置の外部から印加することも可能である。

【0057】以下、前記のように構成された半導体メモリ装置の動作を図面を参照しながら説明する。

【0058】図2は、本発明の第1の実施形態に係る半 導体メモリ装置の読み出し動作を表わすタイミングチャ ートである。通常の読み出し動作は、前述の従来例の読 み出し動作とほぼ同様の動作であるので、簡単な説明に 留める。図2に示すように、まず、読み出し動作時に定 常的に印加する信号として、検査用にのみ使用される、 ビット線電位供給トランジスタ制御信号のA、ワード線 電位供給トランジスタ制御信号のB及びセルプレート線 電位供給トランジスタ制御信号のCをそれぞれ論理電 圧"H"に設定しておく。また、初期状態においては、 ピット線BL0~BL3、ワード線WL0~WL3、ダ ミーワード線DWL 0, DWL 1、セルプレート線CP O, CP1、ダミーセルリセット制御信号のQ及びセン スアンプ制御信号のS1、のS2はいずれも論理電圧" L"に設定され、ビット線プリチャージ制御信号 oPは 論理電圧"H"に設定されている。

【0059】次に、初期状態からメモリセルMC0のデ 一夕を読み出す場合を例にとると、ビット線プリチャー ジ制御信号 o P を 論理電圧" L" に 設定してビット線B L0~BL3をフローティング状態とする。次に、ワー ド線選択回路91がワード線WL0を論理電圧"H"に 設定し、セルプレート線選択回路92がセルプレート線 CP0を論理電圧"H"に設定し、ダミーワード線選択 回路93がダミーワード線DWL0を論理電圧"H"に 設定して、メモリセルMC1のアクセストランジスタ1 1とダミーセルDC2のアクセストランジスタ25とを ON状態とする。このときメモリセルMC1のメモリセ ルキャパシタ12とダミーセルDC2のダミーセルキャ パシタ26とにそれぞれ電圧が印加されて、メモリセル MC1からビット線BL0に、また、ダミーセルDC2 からビット線BL1にデータがそれぞれ読み出される。 このときのビット線対BLO、BL1とに生じる電位差 は、メモリセルMC1に記憶されているデータがデー タ"1"の場合は、図14に示す点Gと点Jとの電位差 ΔVHとなり、メモリセルMC1に記憶されているデー タがデータ"0"の場合は、図14に示す点しと点」と の電位差AVLとなる。

【0060】その後、センスアンプ制御信号のS1を論理電圧"H"に設定して、ビット線対BL0,BL1に読み出されたデータをビット線電位検知手段としてのセンスアンプ71を用いて増幅し読み出しデータとして出力回路に送出する。

【0061】次に、ダミーセルの初期化動作とデータの 再書き込み動作とを説明する。図2に示すように、ダミ 18

ーワード線選択回路93がダミーワード線DWL0を 理電圧" L"に遷移させ、ダミーセルリセット制御信号 のQが論理電圧" H"に設定される。次に、セルプレート線選択回路92がセルプレート線CP0を論理電圧" L"に遷移させ、さらに、ダミーセルリセット制御信号 のQとセンスアンプ制御信号のS1とが論理電圧" L" に設定され、ビット線プリチャージ制御信号のPが論理 電圧" H"に設定され、続いて、ワード線選択回路91 がワード線WL0を論理電圧" L"に遷移させることに より、メモリセルMC1のメモリセルキャパシタ12と ダミーセルDC2のダミーセルキャパシタ26とが初期 状態に戻る。

【0062】以下、本発明の第1の実施形態に係る半導体メモリ装置の第1の検査方法を図面を参照しながら説明する。

【0063】第1の検査方法は、次の3工程から構成される。第1はストレス準備工程であって、通常の読み出し動作よりも多くの数のメモリセルを選択状態にして、データ"1"の書き込みを行なう。第2は、ストレス付20 与工程であって、通常の読み出し動作よりも多くの数のセルプレート線を所定電位に固定して、メモリセルキャパシタにストレスを付与する。第3は判定工程であって、各メモリセルに対して通常の読み出し動作を行なって、検査対象のメモリ装置の良否判定を行なう。以上の検査方法によって、メモリセルに蓄積されたデータが破壊される程の大きさのジャンクションリーク電流又はサブスレッショルド電流がメモリセルのアクセストランジスタに生じたか否かの評価及び判定を行なう。

【0064】図3はストレス準備工程とストレス付与工 20 程との動作を表わすタイミングチャートであり、図4は 判定工程の動作を表わすタイミングチャートである。図 3に示すように、初期状態においては、ビット線電位供給トランジスタ制御信号のA、ワード線電位供給トランジスタ制御信号のB及びビット線プリチャージ制御信号のPは論理電圧"H"に設定され、セルプレート線電位 供給トランジスタ制御信号のC及びセルプレート線駆動 信号のDは論理電圧"L"に設定され、ビット線BL0~BL3、ワード線WL0~WL3、ダミーワード線DWL0、DWL1、セルプレート線CP0、CP1、ダ 2ーセルリセット制御信号のQ及びセンスアンプ制御信号のS1、のS2はそれぞれ論理電圧"L"に設定されている。

[0065] この初期状態から、まず、ストレス準備工程を説明する。

【0066】図3に示すように、ビット線プリチャージ 制御信号のPを論理電圧"L"に設定してビット線BL 0~BL3をフローティングとする。次に、ビット線電 位供給トランジスタ制御信号のAとワード線電位供給トランジスタ制御信号のBとを論理電圧"L"に設定する 50 ことにより、全ビット線BL0~BL3及び全ワード線

WL0~WL3を共に所定電位としての論理電圧"H" に遷移させる。このとき、メモリセルアレイ10の全メ モリセルMC1~MC8に対してデータ"1"の書き込 みが行われる。すなわち、各メモリセル内のメモリセル キャパシタ12が、図14に示すヒステリシス曲線の点 Aの状態になる。次に、ビット線電位供給トランジスタ 制御信号のAを論理電圧"H"とし、且つ、ビット線プ リチャージ制御信号 o P を論理電圧"H"に設定するこ とにより、全ビット線BL0~BL3は論理電圧"L" に遷移してメモリセルキャパシタ12に印加される電圧 がなくなるので、メモリセルキャパシタ12の状態は図 14に示すヒステリシス曲線の点Aから点Bの状態に遷 移する。その後、ワード線電位供給トランジスタ制御信 号 o B を 論理電圧"H"に設定し、該ワード線電位供給 トランジスタ制御信号のBを受けてワード線選択回路9 1が全ワード線WL0~WL3を論理電圧"L"に遷移 させることにより書き込み動作が完了する。

【0067】次に、ストレス付与工程を説明する。

【0068】図3に示すように、セルプレート線駆動信号のDを適当な時間 t 1 だけ論理電圧"H"に遷移させる。このときに、メモリセルMC1~MC8のアクセストランジスタ11に大きなジャンクションリーク電流やサプスレッショルド電流が存在する場合には、時間 t 1が経つに連れて、図14に示すヒステリシス曲線の点Bから点Dに至る曲線に沿ってメモリセルMC1等のストレージノード13の電荷量が変化していく。この現象を図5を用いて詳細に説明する。

【0069】リーク電流が小さなメモリセルの場合は、セルプレート線CP0, CP1が論理電圧"H"に印加されている時間t1に点Bから点P1に変化する。一方、リーク電流が大きなメモリセルでは、同じ時間t1の間に点Bから点P2にまで変化する。この後、セルプレート線CP0, CP1が論理電圧"L"に遷移すると、メモリセルキャパシタ12には電圧が印加されなくなり、該メモリセルキャパシタ12の状態は、リーク電流が小さなメモリセルでは点P1から点Q1に、また、リーク電流が大きなメモリセルでは点P2から点Q2にそれぞれ遷移する。

【0070】次に、図4に示すストレス付与後の判定工程を説明する。

[0071] 例えば、ビット線対BLO, BL1にはメモリセルキャパシタ12からのデータが読み出され、図5に示すように、リーク電流が小さなメモリセルの場合は点Q1の状態から点S1の状態に遷移する。点S1はメモリセルキャパシタ12に電圧を印加したときに点Q1から点Dに向かうヒステリシス曲線と、ワード線WL0及びセルプレート線CP0間に生じる電位差分だけ点Q1から横軸上を移動した点R1を通る線L4との交点である。一方、リーク電流が大

きなメモリセルの場合は点Q2の状態から点S2の状態 に遷移する。 点S2はメモリセルキャパシタ12に電圧 を印加したときに点Q2から点Dに向かうヒステリシス 曲線と、ワード線WL0及びセルプレート線CP0の論 理電圧を"H"に印加したときにビット線BL0及びセ ルプレート線CP0間に生じる電位差分だけ点Q2から 横軸上を移動した点R2を通る線L5との交点である。 ここで、線L4と線L5とはいずれもビット線BL0の 容量値で決まる傾きを持つ線である。このときには同時 10 に、選択されたビット線対BL0, BL1のうち選択さ れたメモリセルが接続されているビット線BLOと異な る側のビット線BL1にはダミーセルキャパシタ26か ら該メモリセルと同様にデータが読み出され、点Fの状 盤から点」の状態に遷移する。点」はダミーセルキャパ シタ26に電圧が印加されたときに点Fから点Dに向か うヒステリシス曲線と、ダミーワード線DWL 0及びセ ルプレート線CP0の論理電圧を"H"に印加したとき にピット線BL1及びセルプレート線CP0間に生じる 電位差分だけ点Fから横軸上を移動した点Kを通る線L 20 2との交点である。

【0072】このときのビット線対BL0、BL1に読み出される電位差は、リーク電流が小さなメモリセルの場合は点S1と点Jとの電位差 ΔV1となり、リーク電流が大きなメモリセルの場合は点S2と点Jとの電位差 ΔV2となる。このビット線対の電位差がセンスアンプの電圧感度以下になると、センスアンプによる増幅は不可能となり、記憶データが消滅したことになる。つまり、メモリセルのリーク電流が大きい程一定時間におけるストレージノードの電圧変化が大きく、その結果データの対滅が速くなる。

【0073】従って、セルプレート線CP0, CP1を 論理電圧"H"に設定しておく時間t1を調節し、センスアンプにおける読み出しが不可能となる時間を測定することにより、ジャンクションリーク電流やサプスレッショルド電流の大きさを評価できる。また、この時間t1を所定時間としての適当な時間に固定すればジャンクションリーク電流やサプスレッショルド電流の大きな製品を判定できるのでそれらを不良品として選別することができる。

40 【0074】以上説明したように、本実施形態によると、全ピット線BL0~BL3を一度に活性化できるビット線電位供給回路30と、全ワード線WL0~WL3を一度に活性化できるワード線電位供給回路40と、全セルプレート線CP0、CP1を一度に活性化できるセルプレート電位供給回路50とを備えているため、全メモリセルMC1~MC8に一括してディスタープストレスを与えることができ、その後、センスアンプ71、72を用いて読み出し動作を行なうことにより、メモリセルキャパシタ12が接続されているアクセストランジスタ11のジャンクションリーク電流やサプスレッショル

ド電流を測定することができる。また、製品検査に適用することにより、短時間に検査を終えられるので、検査コストを上昇させることなく、アクセストランジスタ11の大きなジャンクションリーク電流又は大きなサブスレッショルド電流が生じる製品を選別することができる。

【0075】以下、本発明の第1の実施形態に係る半導体メモリ装置の第2の検査方法を図面を参照しながら説明する。

【0076】第2の検査方法は、前記の第1の検査方法と同様に、次の3工程から構成される。第1はストレス準備工程であって、通常の読み出し動作よりも多くの数のメモリセルを選択状態にして、データ"1"の書き込みを行なう。第2は、ストレス付与工程であって、通常の読み出し動作よりも多くの数のセルプレート線にパルス信号を印加して、メモリセルキャパシタにストレスを付与する。これは、実動作においてはメモリセルのキャパシタが受けるストレスがパルス電圧だからである。第3は判定工程であって、各メモリセルに対して通常の読み出し動作を行なって、検査対象のメモリ装置の破壊の有無の判定を行なう。

【0077】図6はストレス準備工程とストレス付与工程との動作を表わすタイミングチャートであり、図4は判定工程の動作を表わすタイミングチャートである。

【0078】まず、図6に示すストレス準備工程においては、第1の検査方法と同様に、全メモリセルに対してデータ"1"の書き込みを行なうと、各メモリセルのメモリセルキャパシタの状態は図7に示すヒステリシス曲線の点Bに位置する。

【0079】次に、図6に示すストレス付与工程におい て、セルプレート線CPO、CP1に対して、適当なパ ルス周期 t 2、適当なパルス幅 t 3及び適当な回数で、 且つ、論理電圧"H", "L"間を往復するパルス電圧 を印加する。これにより、メモリセルキャパシタ12の 残留電荷量は、印加されるパルス信号の数に従ってアク セストランジスタ11に生じるジャンクションリーク電 流又はサブスレッショルド電流となって流出していく。 つまり、図7に示す点Bの状態にあったメモリセルが次 第に点Dに向かうヒステリシス曲線と電圧"0"の縦軸 との間を往復しながら点Eの状態に遷移していく。ここ で、リーク電流が小さなメモリセルの場合は、1パルス ごとの電荷量の減少が小さく、所定のパルス数が印加さ れた後では点Bから点T1に遷移する。一方、リーク電 流が大きなメモリセルの場合は、所定のパルス数を印加 した後に点Bから点T2に遷移する。

【0080】次に、図4に示すストレス付与後の判定工程を説明する。

【0081】例えば、ビット線BL0, BL1にはメモリセルキャパシタ12からのデータが読み出され、図7に示すように、リーク電流が小さなメモリセルの場合は

点T1の状態から点W1の状態に遷移する。点W1はメ モリセルキャパシタ12に電圧を印加したときに点T1 から点Dに向かうヒステリシス曲線と、ワード線WL 0 及びセルプレート線CP0に論理電圧"H"を印加した ときにビット線BLO及びセルプレート線CPO間に生 じる電位差分だけ点T1から横軸上を移動した点U1を 通る線L6との交点である。一方、リーク電流が大きな メモリセルの場合は点T2の状態から点W2の状態に遷 移する。点W2はメモリセルキャパシタ12に電圧を印 10 加したときに点T2から点Dに向かうヒステリシス曲線 と、ワード線WL0及びセルプレート線CP0に論理電 圧"H"を印加したときにビット線BLO及びセルプレ ート線CP0間に生じる電位差分だけ点T2から横軸上 を移動した点U2を通る線L7との交点である。ここ で、線し6と線し7とはいずれもビット線BL0の容量 値で決まる傾きを持つ線である。このときには、選択さ れたビット線対BLO, BL1のうち選択されたメモリ セルが接続されているビット線BL0と異なる側のビッ ト線BL1にはダミーセルキャパシタ26から該メモリ 20 セルと同様にデータが読み出ざれ、点下の状態から点」 の状態に遷移する。点」はダミーセルキャパシタ26に 電圧が印加されたときに点Fから点Dに向かうヒステリ シス曲線と、ダミーワード線DWL0及びセルプレート 線CP0に論理電圧"H"を印加したときにピット線B L1及びセルプレート線CP0間に生じる電位差分だけ 点Fから横軸上を移動した点Kを通る線L2との交点で

22

30 点Jとの電位差 AV3となり、リーク電流が大きなメモ リセルの場合は点W2と点Jとの電位差AV4となる。 このビット線対の電位差がセンスアンプの電圧感度以下 になると、センスアンプ71,72による増幅は不可能 となり、記憶データが消滅したことになる。つまり、メ モリセルのリーク電流が大きい程ディスターブ現象の影 響を強く受け、所定数のパルスを印加した後の残留電荷 量の減少量が大きく、その結果データ消滅が速くなる。 【0083】従って、セルプレート線CP0、CP1に 印加するパルスのパルス幅とパルス数とを調節し、セン 40 スアンプにおける読み出しが不可能となる時間を測定す ることにより、ジャンクションリーク電流やサプスレッ ショルド電流の大きさを評価することができる。また、 パルス周期 t 2、パルス幅 t 3 又はパルス数を実動作に 一致させることにより、製品として保証しなければなら ないセルプレートディスタープ現象への耐性を評価する

【0082】このときのビット線対に読み出される電位

差は、リーク電流が小さなメモリセルの場合は点W1と

【0084】以上のように、本実施形態に係る第2の検査方法によると、全メモリセルMC1~MC8に対して一括して各メモリセルのメモリセルキャパシタ12が実 50 動作で受けるのと同様のストレスを付与した後、センス

ことができる。

アンプ71,72を用いて読み出し動作を行なうことにより、セルプレートディスターブに対する製品寿命の評価を精度よく短期間に実施することができる。また、製品検査に適用することにより、高信頼性の製品を短時間に検査し判定することができる。

【0085】なお、該バルス信号(= ΦD)を出力する発振回路(図示せず)は、半導体メモリ装置の高集積化、1チップ化を図るため、該半導体メモリ装置が形成されている半導体基板と同一の基板上に形成されている

【0086】また、本実施形態においては、メモリセルアレイ10を8つのメモリセルMC1~MC8で構成したがこれに限るものではない。従って、メモリセルセルアレイ10に多数のメモリセルを含む場合には、各ビット線電位供給回路30、ワード線電位供給回路40及びセルプレート線電位供給回路50を、ビット線等の各制御線を制御するのに適当な本数となるように分割してもよい。

【0087】以下、本発明の第2の実施形態を図面参照 しながら説明する。

【0088】図8は本発明に係る第2の実施形態に係る 半導体メモリ装置の回路図である。図8において、図1 に示した回路図における構成要素と同一の構成要素には 同一の符号を付すことにより説明を省略する。80は検 査モード用ダミーセル回路であって、スクリーニング時 のメモリセルMC2の読み出しデータのリファレンスデ ータを保持する第2のダミーセルとしてのダミーセルD C5は、MISFETよりなるアクセストランジスタ8 1と、強誘電体よりなりアクセストランジスタ81のソ ース電極とその一方の電極が接続され、第1のダミーセ ルとしてのダミーセルDC1~DC4が有するいずれの キャパシタよりもその容量が大きなダミーセルキャパシ タ82と、MISFETよりなり、アクセストランジス タ81のソース電極とそのドレイン電極とが接続され、 そのソース電極が接地され、そのゲート電極がダミーセ ルリセット制御信号

のRにより制御されるリセットトラ ンジスタ83とから構成されており、アクセストランジ スタ81のソース電極とダミーセルキャパシタ82との 接続点がダミーセルDC5のリファレンスデータを蓄積 するストレージノード84となる。アクセストランジス タ81のゲート質極はダミーワード線DWL3を介して ダミーワード線選択回路93に接続されている。 スクリ ーニング時のメモリセルMC1の読み出しデータのリフ ァレンスデータを保持するダミーセルDC6は、MIS FETよりなるアクセストランジスタ85と、強誘電体 よりなりアクセストランジスタ85のソース電極とその 一方の電極が接続され、ダミーセルDC1~DC4が有 するいずれのキャパシタよりもその容量が大きなダミー セルキャパシタ86と、MISFETよりなり、アクセ ストランジスタ85のソース電極とそのドレイン電極と が接続され、そのソース電極が接地され、そのゲート電極がダミーセルリセット制御信号のRにより制御されるリセットトランジスタ87とから構成されており、アクセストランジスタ85のソース電極とダミーセルキャパシタ86との接続点がダミーセルDC5のリファレンスデータを蓄積するストレージノード88となる。アクセストランジスタ85のゲート電極はダミーワード線DWL2を介してダミーワード線選択回路93に接続されている。他の2つの検査モード用ダミーセルDC7、DC8も同様の構成である。

【0089】また、各種の制御信号 ΦA、 ΦB、 ΦC、 ΦD、 ΦP、 ΦQ、 ΦS1、 ΦS2及び ΦRは、通常は 半導体メモリ装置の内部で別の基準信号から発生させる が、ボンディングパッドを通して半導体メモリ装置の外部から印加することも可能である。

【0090】以下、前記のように構成された半導体メモリ装置の動作を説明する。

【0091】図9は本発明の第2の実施形態に係る半導体メモリ装置の読み出し動作を表わすタイミングチャー20トである。第1の実施形態において述べた通常の読み出し動作と同様の動作であるため簡単な説明に留める。

【0092】図9に示すように、通常の読み出し動作時に定常的に印加する信号として、ピット線電位供給トランジスタ制御信号のB、セルプレート線電位供給トランジスタ制御信号のB、セルプレート線電位供給トランジスタ制御信号のCを論理電圧"H"に設定する。また、通常の読み出し動作時には検査モード用のダミーセルDC5~DC8を動作させる必要がないため、ダミーワード線DWL2、DWL3及びダミーセルリセット制御信号のRを論理電圧"L"に設定しておく。さらに、初期状態として、ピット線BL0~BL3、ワード線WL0、WL1、ダミーワード線DWL0、DWL1、セルプレート線CP0、CP1、ダミーセルリセット制御信号のQ及びセンスアンプ制御信号のS1、のS2をそれぞれ論理電圧"L"に設定し、ピット線プリチャージ制御信号のPを論理電圧"H"に設定する。

【0093】この初期状態から、メモリセルMC1のデータを読み出す場合を例にとると、図9に示すように、まず、ビット線プリチャージ制御信号のPを論理電圧"

40 L"に設定してビット線BL0~BL3をそれぞれフローティング状態とする。次に、ワード線選択回路91、セルプレート線選択回路92及びダミーワード線選択回路9が、ワード線WL0、セルプレート線CP0及びダミーワード線DWL0をそれぞれ論理電圧"H"に遷移させてメモリセルDC1のアクセストランジスタ11とダミーセルDC2のアクセストランジスタ25とをON状態とする。このときメモリセルMC1のメモリセルキャパシタ12とダミーセルDC2のダミーセルキャパシタ26とに電圧が印加され、メモリセルMC1からビット線BL0に、ダミーセルDC2からビット線BL1に

それぞれデータが読み出される。このときのビット線対 BL0, BL1に読み出される電位差は、MC1に記憶されているデータがデータ"1"の場合は、図14に示す点Gと点Jとの電位差ΔVHとなり、MC1に記憶されているデータがデータ"0"の場合は、図14に示す点Lと点Jとの電位差ΔVLとなる。ここで、センスアンプ制御信号ΦS1を論理電圧"H"に遷移させ、ビット線対BL0, BL1に読み出されるデータをセンスアンプ71によって増幅し、該増幅された信号を読み出しデータとして出力回路に送出する。

【0094】次に、ダミーセルの初期化とデータの再書き込みとを説明する。まず、図9に示すように、ダミーワード線選択回路93がダミーワード線DWL0を論理電圧"L"に遷移させると共に、ダミーセルリセット制御信号のQを論理電圧"H"に遷移させる。

【0095】次に、セルプレート線選択回路92がセルプレート線CP0を論理電圧"L"に遷移させ、さらに、ダミーセルリセット制御信号のQとセンスアンプ制御信号のS1とを論理電圧"L"に設定し、ビット線プリチャージ制御信号のPを論理電圧"H"に設定し、続いて、ワード線選択回路91がワード線WL0を論理電圧"L"に遷移させることにより、メモリセルMC1のメモリセルキャパシタ12とダミーセルDC2のダミーセルキャパシタ26とを初期状態に戻す。

【0096】以下、本発明の第2の実施形態に係る半導体メモリ装置の検査方法を図面を参照しながら説明する。

【0097】本検査方法は次の3工程から構成される。 第1はストレス準備工程であって、通常の読み出し動作よりも多くの数のメモリセルを選択状態にして、データ"1"の書き込みを行なう。第2は、ストレス付与工程であって、通常の読み出し動作よりも多くの数のセルプレート線を所定電位としての論理電圧"H"に固定することにより、複数のメモリセルキャパシタ12に対して一度にストレスを付与する。第3は判定工程であって、各メモリセルに対して通常の読み出し動作を行なって、検査対象のメモリ装置の良否判定を行なう。

【0098】以上の検査方法によって、メモリセルに蓄 積されたデータが破壊される大きさのジャンクションリ ーク電流又はサブスレッショルド電流が各メモリセルの アクセストランジスタ11に生じたか否かの評価及び判 定を行なう。

【0099】図10はストレス準備工程とストレス付与工程との動作を表わすタイミングチャートであり、図11は判定工程の動作を表わすタイミングチャートである。ストレス準備工程及びストレス付与工程においては、検査モード用のダミーセルDC5~DC8を動作させる必要がないので、ダミーワード線DWL2,DWL3及びダミーセルリセット制御信号のRを論理電圧"L"に設定しておく。

26

【0100】図10に示すように、ストレス準備工程の 初期状態においては、ピット線電位供給トランジスタ制 御信号のA、ワード線電位供給トランジスタ制御信号の B及びピット線プリチャージ制御信号のPを論理電圧" H"に設定し、セルプレート線電位供給トランジスタ制 御信号のC及びセルプレート線駆動信号のDを論理電 圧"L"に設定し、ビット線BL0~BL3、ワード線 WL0, WL1、ダミーワード線DWL0, DWL1、 セルプレート線CP0, CP1、ダミーセルリセット制 御信号のQ及びセンスアンプ制御信号のS1, のS2は それぞれ論理電圧"L"に設定する。

【0101】この初期状態から、まず、ビット線プリチャージ制御信号のPを論理電圧"L"に設定してビット線BL0~BL3をそれぞれフローティング状態とする。

【0102】次に、ビット線電位供給トランジスタ制御信号のBとを論理電圧"L"に設定してビット線BL0~BL3及びワード線WL0,WL1を論理電圧"H"に遷移さ20 せる。このときに、全メモリセルMC1~MC8に対してデータ"1"の書き込みが行なわれる。すなわち、全メモリセルMC1~MC8内のメモリセルキャパシタ12が図14のヒステリシス曲線に示す点Aの状態に遷移する。次に、ビット線電位供給トランジスタ制御信号のAを論理電圧"H"に設定すると共に、ビット線プリチャージ制御信号のPを論理電圧"H"に設定することにより、ビット線BL0~BL3は論理電圧"L"に遷移し、メモリセルキャパシタ12に印加される電圧がなくなる。この結果、メモリセルキャパシタ12の状態は、

30 図14に示す点Aから点Bに移動する。その後、ワード 線電位供給トランジスタ制御信号のBを論理電圧"H" に設定し、ワード線選択回路91がワード線WL0,W L1を論理電圧"L"に選移させて書き込みが完了す る。

【0103】次に、図10に示すストレス付与工程にお

いて、セルプレート線駆動信号のDを適当な時間 t 4だけ論理電圧"H"に設定する。このときに、メモリセルMC1〜MC8のアクセストランジスタ11に大きなジャンクションリーク電流やサプスレッショルド電流が存むをすると、このセルプレート線駆動信号のDが論理電圧"H"の期間に、図14に示す点Bから点Dに至るヒステリシス曲線に沿ってストレージノードの電荷量が変化していく。従って、このセルブレート線を活性化する時間 t 4を最適化することにより、不良となる電流量か否かを判定することができる。その後、セルプレート線駆動信号のDを論理電圧"L"に遷移させることにより、メモリセルキャパシタ12に印加される電圧がなくなり、全メモリセルMC1〜MC8のメモリセルキャパシタ12にデータの再書き込みが行われる。

50 【0104】次に、図11に示す判定工程におけるセル

プレート線によるストレス付与後の読み出し動作を説明する。図11に示すように、通常の読み出し動作用のダミーセルDC1~DC4は、ダミーワード線DWL0,DWL1が論理電圧"L"に設定され、ダミーセルリセットトランジスタ制御信号のQも論理電圧"L"に設定されているため動作しない。検査モード用ダミーセルDC5~DC8の各ダミーセルキャパシタの容量を通常動作用のダミーセルDC1~DC4の各ダミーセルキャパシタの容量よりも大きい構成とした場合の読み出し動作を図12に示すヒステリシス曲線を用いて説明する。

【0105】前述したように、ストレス準備工程におい て、各メモリセルMC1~MC8に対してそれぞれデー タ"1"の書き込みを行なうと各メモリセルキャパシタ 12の状態はそれぞれ点Bに遷移する。次に、ストレス 付与工程において、セルプレート線CPO、CP1を適 当な時間 t 4だけ論理電圧"H"に固定する。このと き、アクセストランジスタ11にジャンクションリーク 電流やサブスレッショルド電流が存在するとメモリセル キャパシタ12のストレージノードの電位が時間が経つ につれて次第に論理電圧の"L"に変化していく。すな わち、図12に示す点Bの状態にあったメモリセルが次 第に点Dにヒステリシス曲線上を変化して点X1まで移 動する。このときに、リーク電流が小さなメモリセルの 方が単位時間における電荷と電圧との変化量が小さいこ とはこれまでに説明したとおりである。この後、セルプ レート線CP0が論理電圧"し"に遷移すると、メモリ セルキャパシタ12には電圧が印加されなくなるため、 メモリセルの状態は点X1から点Y1に変化する。

【0106】次に、判定工程において、ビット線BL0 にはメモリセルキャパシタ12からのデータが読み出さ れ、点Y1の状態から点21の状態に遷移する。点21 はメモリセルキャパシタ12に電圧を印加したときに点 Y1から点Dに向かうヒステリシス曲線と、ワード線W L0及びセルプレート線CP0に論理電圧"H"を印加 したときにビット線BL0及びセルプレート線CP0間 に生じる電位差分だけ点Y1から横軸上を移動した点Y 2を通る線L8との交点である。また、ビット線BL1 には検査モード用のダミーセルキャパシタ86からデー タがメモリセルと同様に読み出され、点F1の状態から 点J1の状態に遷移する。 点J1はダミーセルキャパシ タ86に電圧を印加したときに点F1から点Dに向かう ヒステリシス曲線と、ダミーワード線DWL 2及びセル プレート線CP0に論理電圧"H"を印加したときにビ ット線BL1及びセルプレート線CP0間に生じる電位 差分だけ点F1から横軸上を移動した点K1を通る線L 9との交点である。ここで線L8はビット線BL0の容 量値で決まる傾きを持つ線であり、線L9はビット線B L1の容量値で決まる傾きを持つ線である。このときの ビット線対BLO、BL1に読み出される電位差は、点 Z1と点J1との電位差ΔV5となる。

28

【0107】一方、通常読み出し用のダミーセルDC1 ~DC4を用いて読み出し動作を行なった場合には、ビット線には点Fから点Dに向かうヒステリシス曲線上の点Jに電位が現われるので、ビット線対の電位差は図1 2に示すΔV6となる。

【0108】図12に示すように、メモリセルの良否判定にパスするためにはΔV5がセンスアンプの感度以上であることが必要であり、通常動作に比べてメモリセルキャパシタ12の残留電荷量はより多く残っている必要がある。従って、検査モード用ダミーセル回路80からビット線に印加される電圧が大きい分、メモリセルキャパシタ12に対するストレス付与の時間が短くて済むため、高効率となり、また、通常の読み出し動作に比べ、メモリセルの残留電荷量のマージンを持った検査が行なえるため、高信頼性の製品を確保できる。

【0109】以上説明したように、本実施形態による と、全ビット線BL0~BL3を一度に活性化できるビ ット線電位供給回路30と、全ワード線WL0~WL3 を一度に活性化できるワード線電位供給回路40と、全 20 セルプレート線CPO、CP1を一度に活性化できるセ ルプレート電位供給回路50と、通常のダミーセルキャ パシタ22等の容量よりも大きな検査モード用のダミー セルキャパシタ82等を有する検査モード用ダミーセル 80とを備えているため、全メモリセルMC1~MC8 (MC5~MC8は図示せず) に対して一括してセルブ レート線CP0, CP1を用いたディスタープストレス を与えた後、センスアンプ71,72と検査モード用の ダミーセルキャパシタ82等を用いてデータの読み出し を行なうことにより、メモリセルキャパシタ12が接続 30 されているアクセストランジスタ11のジャンクション リーク電流やサプスレッショルド電流の大きさを通常動 作よりも動作マージンをもって評価又は検査することが

【0110】なお、本実施形態においては、メモリセルアレイ10を8つのメモリセルMC1~MC8で構成したがこれに限るものではない。従って、メモリセルセルアレイ10に多数のメモリセルを含む場合には、各ビット線電位供給回路30、ワード線電位供給回路40及びセルプレート線電位供給回路50を、ビット線等の各制御線を制御するのに適当な本数となるように分割してもよい

【0111】また、各実施形態におけるメモリセルMC 1~MC8及びダミーセルDC1~DC8はNチャネルトランジスタを用いて構成されているが、Pチャネルトランジスタを用いても実現できることはいうまでもない。

[0112]

【発明の効果】請求項1の発明に係る半導体メモリ装置 によると、複数のセルブレート線にわたる複数のメモリ 50 セルに一度にディスターブ現象を生じさせるストレスを 付与することができるため、短時間に製品の良否の選別 検査を行なえるので、選別検査を効率よく行なえると共 に、ひいてはコストの低減を図ることができる。

【0113】 請求項2の発明に係る半導体メモリ装置によると、セルプレート線電位昇圧手段には、該セルブレート線電位昇圧手段がセルプレート線を昇圧する昇圧時間を変更する外部信号が入力される外部信号入力端子が設けられているため、センスアンプにおける読み出しが不可能となる時間を測定することにより、ジャンクションリーク電流やサブスレッショルド電流の大きさを評価できる。また、昇圧する時間を固定すればジャンクションリーク電流やサブスレッショルド電流の大きな製品を判定できるのでそれらを不良品として確実に選別することができる。

【0114】請求項3の発明に係る半導体メモリ装置によると、請求項2の発明に係る半導体メモリ装置の効果が得られる上に、外部信号が所定電位と接地電位との間を交互に変化するパルス信号であるため、パルス周期、パルス幅又はパルス数を実動作に一致させることにより、製品として保証しなければならないセルプレートディスタープ現象への耐性を評価することができる。

【0115】請求項4の発明に係る半導体メモリ装置によると、メモリセルアレイが形成されている半導体基板と同一の基板上に形成されており、バルス信号を出力する発振回路をさらに備えているため、セルブレートディスターブ現象への耐性を確実に評価できると共に、装置の高集積化が容易となる。

【0116】諸求項5の発明に係る半導体メモリ装置によると、請求項1の発明に係る半導体メモリ装置の効果が得られる上に、スクリーニングの読み出し動作時にのみ活性化される第2のダミーセルを備えているため、ストレス付与後の読み出し動作時に動作マージンを考慮した検査が可能となる。

【0117】 請求項6の発明に係る半導体メモリ装置に よると、第2のダミーセルにおけるダミーセルキャパシ タの容量は第1のダミーセルにおけるダミーセルキャパ シタの容量よりも大きいため、第2のダミーセルからビ ット線に印加される電圧が大きい分、強誘電体キャパシ タに対するストレス付与の時間が短くて済むため、高効 率となる。また、通常の読み出し動作に比べ、メモリセ ルの残留電荷量のマージンを持った検査が行なえるた め、高信頼性の製品を確保できる。

【0118】請求項7の発明に係る半導体メモリ装置の 検査方法によると、複数のセルプレート線にわたる複数 のメモリセルに一度にディスタープ現象の加速的なスト レスを印加し、その影響を短時間に評価することができ る。これにより、選別検査を効率よく行なえると共に、 コストの低減を図ることができる。

【0119】 請求項8の発明に係る半導体メモリ装置の 検査方法によると、請求項7の発明に係る半導体メモリ 装置の検査方法の効果が得られる上に、セルプレート線に対してパルス信号を印加するため、複数のメモリセルに一度にディスタープ現象と等価なストレスを付与することができる。すなわち、強誘電体キャパシタを有するメモリセルの保持データの劣化が、そのメモリセルが保証されるべき期間内に受けるセルプレート線からのストレスと時間的に等価か、それ以上のストレスを短時間に加えることができる。これにより、きわめて効率よく検査を行なえると共に、出荷時の良品の選別に該検査を用いれば、高信頼性且つ低コストの半導体メモリ装置を確

30

【0120】請求項9の発明に係る半導体メモリ装置の 検査方法によると、請求項7の発明に係る半導体メモリ 装置の検査方法の効果が得られる上に、第2のダミーセ ルのセル容量を大きくすることにより、第2のダミーセ ルからビット線に印加される電圧が大きい分、強誘電体 キャパシタに対するストレス付与の時間が短くて済むた め、効率化が図れる。また、通常の読み出し動作に比 ベ、メモリセルの残留電荷量のマージンを持った検査が 20 行なえるため、高信頼性を有する製品を確保できる。

【図面の簡単な説明】

保できる。

【図1】本発明の第1の実施形態に係る強誘電体キャパシタを有する半導体メモリ装置の回路図である。

【図2】本発明の第1の実施形態に係る半導体メモリ装置の読み出し動作を表わすタイミングチャートである。

【図3】本発明の第1の実施形態に係る半導体メモリ装置の第1の検査方法を表わし、ストレス準備工程とストレス付与工程との動作を表わすタイミングチャートである。

30 【図4】本発明の第1の実施形態に係る半導体メモリ装置の第1又は第2の検査方法を表わし、判定工程の動作を表わすタイミングチャートである。

【図5】本発明の第1の実施形態に係る半導体メモリ装置の第1の検査方法におけるストレス付与後の電圧と電 荷量との関係を示すグラフである。

【図6】本発明の第1の実施形態に係る半導体メモリ装置の第2の検査方法を表わし、ストレス準備工程とストレス付与工程との動作を表わすタイミングチャートである。

(0 【図7】本発明の第1の実施形態に係る半導体メモリ装置の第2の検査方法におけるストレス付与後の電圧と電荷量との関係を示すグラフである。

【図8】本発明の第2の実施形態に係る強誘電体キャパシタを有する半導体メモリ装置の回路図である。

【図9】本発明の第2の実施形態に係る半導体メモリ装置の読み出し動作を表わすタイミングチャートである。

【図10】本発明の第2の実施形態に係る半導体メモリ 装置の検査方法を表わし、ストレス準備工程とストレス 付与工程との動作を表わすタイミングチャートである。

【図11】本発明の第2の実施形態に係る半導体メモリ

a y G		(17)		特開平10-233100
	31			32
	方法を表わし、判定工程の動作を表わすタイ		3 0	ビット線電位供給回路(ビット線電位昇圧
ミングチャー	•		手段)	
	x発明の第2の実施形態に係る半導体メモリ		3 1	ビット線電位供給トランジスタ
装置の検査方法におけるストレス付与後の電圧と電荷量			3 2	ビット線電位供給トランジスタ
との関係を示すグラフである。			3 3	ビット線電位供給トランジスタ
【図13】従来の半導体メモリ装置の回路図である。			3 4	ピット練電位供給トランジスタ
	生来の強誘電体キャパシタを有する半導体メ		40	ワード線電位供給回路(ワード線電位昇圧
モリ装置における読み出し動作時の電圧と電荷量との関			手段)	
	プ ラフである。		4 1	ワード線電位供給トランジスタ
【図15】 従	[来の半導体メモリ装置の読み出し動作を表	<i>10</i>	4 2	ワード線電位供給トランジスタ
わすタイミン	ノグチャートである。		43	ワード線電位供給トランジスタ
【図16】従	t来の半導体メモリ装置の読み出し動作時に	-	44	ワード線電位供給トランジスタ
おけるディス	くターブ現象を表わすグラフである。		5 0	セルプレート線電位供給回路(セルプレー
【符号の説明	5]		卜綠電位昇 B	王手段)
Vcc	電源線		5 1	セルプレート線電位供給トランジスタ
WL 0	ワード線		5 2	セルプレート線電位供給トランジスタ
WL 1	ワード線		5 3	セルプレート線電位供給トランジスタ
WL 2	ワード線		5 4	セルプレート線電位供給トランジスタ
WL3	ワード線		5 5	インバータ
BLO	ビット線	20	6 1	スイッチトランジスタ
BL1	ピット線		6 2	スイッチトランジスタ
BL 2	ピット線		63	スイッチトランジスタ
BL3	ピット線		64	スイッチトランジスタ
CP0	セルプレート線		71	センスアンプ(ビット線電位検知手段)
CP 1	セルプレート線		7 2	センスアンプ(ビット線電位検知手段)
10	メモリセルアレイ		80	検査モード用ダミーセル回路
11	アクセストランジスタ		8 1	アクセストランジスタ
1 2	メモリセルキャパシタ		8 2	ダミーセルキャパシタ
13	ストレージノード		83	リセットトランジスタ
	メモリセル	อก	84	ストレージノード
MC1	• - • - ·	30	85	アクセストランジスタ
MC2	メモリセル			ダミーセルキャパシタ
MC3	メモリセル		86	リセットトランジスタ
MC4	メモリセル		8 7	ストレージノード
MC5	メモリセル		88	
MC6	メモリセル		DC5	ダミーセル(第2のダミーセル)
MC7	メモリセル		DC6	ダミーセル (第2のダミーセル)
MC8	メモリセル		DC7	ダミーセル(第2のダミーセル)
20	ダミーセル回路		DC8	ダミーセル(第2のダミーセル)
2 1	アクセストランジスタ		9 1	ワード線選択回路
2 2	ダミーセルキャパシタ	40	9 2	セルプレート線選択回路
2 3	リセットトランジスタ		9 3	ダミーワード線選択回路
24	ストレーシノード		φΑ	ビット線電位供給トランジスタ制御信号
2 5	アクセストランジスタ		φΒ	ワード線電位供給トランジスタ制御信号
2 6	ダミーセルキャパシタ		φC	セルプレート線電位供給トランジスタ制御
	リセットトランジスタ		信号	a sa colla de distribuire de la collection de la collecti
28	ストレージノード		φD	セルプレート線駆動信号(外部信号)
DC1	ダミーセル (第1のダミーセル)		φP	ピット練プリチャーシ制御信号
DC2	ダミーセル (第1のダミーセル)		φQ	ダミーセルリセット制御信号
DC3	ダミーセル (第1のダミーセル)		φR	ダミーセルリセット制御信号
DC4	ダミーセル (第1のダミーセル)	50	φ51	センスアンプ制御信号


(81)

特開平10-233100


34


33 φS2 センスアンプ制御信号


[図1]



[図2]









(19)


【図3】




[図4]




[図12]




【図14】




【図6】




[図8]




[図16]




【図9】




[図10]



[図11]



[図13]



[図15]

